در سال های اخیر با پیشرفت تکنولوژی و کوچک شدن ابعاد وسایل الکترونیکی و گسترش مخابرات سیار در جهان، طراحان مدارهای مجتمع بیشتر از قبل به دنبال راه هائی جهت کاهش توان مصرفی و افزایش سرعت عملکرد مدارها بوده و در این زمینه نیز به موفقیت های بسیاری را کسب نموده اند.

در این پایان نامه نیز در همین راستا و در جهت کاهش توان مصرفی مدارهای مجتمع، ابتدا به بررسی عوامل مختلف جهت کاهش توان مصرفی پرداخته و در ادامه چندین روش مختلف مداری ارائه شده در مدارهای دومینو (Domino) بررسی شده و سپس دو روش مداری جهت کاهش توان مصرفی پیشنهاد می گردد، که این روش ها برروی گیت های NAND و NOR پیاده سازی و توسط نرم افزار Hspice شبیه سازی شده و با مدارهای مشابه طراحی شده از روش های دیگر مقایسه گردیده است، که این شبیه سازی ها، حاکی از کاهش قابل توجه توان مصرفی نسبت به روش های دیگر است.

در ادامه، یک روش جدید جهت طراحی گیت NOR با 32 ورودی ارائه شده و توسط نرم افزار Hspice شبیه سازی شده است، که این مدار نیز در چندین حالت مختلف، دارای توان مصرفی کمتر و

سرعت عملکرد بالاتر نسبت به مدارهای ارائه شده دیگر می باشد.

مقدمه

مدارهای مجتمع دیجیتال همواره به علت سادگی در طراحی، قابلیت پیاده سازی از یک تکنولوژی قدیمی تر به تکنولوژی جدیدتر، کم نویز بودن و کم مصرف کردن توان نسبت به مدارهای آنالوگ، بیشتر مورد توجه طراحان مدارهای مجتمع، قرار گرفته اند.

در دهه 80 میلادی بیشترین توجه طراحان بر روی مسئله سرعت و مساحت اشغال شده توسط سطح تراشه، متمرکز بود.

اما با پیشرفت تکنولوژی و افزایش تعداد ترانزیستورها در داخل یک تراشه، توان مصرفی توسط ترانزیستورها و در مجموع، توان مصرفی توسط مدارهای مجتمع اهمیت خود را نشان داد و طراحان را وادار نمود تا راهکارهائی جهت کاهش توان مصرفی ارائه دهند.

در این راستا مسائلی از قبیل مخابرات سیار و وسائل الکترونیک قابل حمل، نیز باعث گردیدند تا ضرورت کاهش توان مصرفی بیشتر مورد توجه طراحان و مهندسان قرار گیرد.

فصل اول

کلیات

1-1- اهمیت سرعت و توان مصرفی و سطح اشغال شده در مدارها

پس از به وجود آمدن مدارهای دیجیتال، همواره سه مسئله مهم مدنظر طراحان قرار داشته است، که این سه مسئله مهم عبارتند از: